MODUL 3 PERCOBAAN 2 KONDISI 5

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Rangkaian Simulasi

3. Video

4. Prinsip Kerja

5. Link Download

1. Kondisi [Kembali]

Buatlah rangkaian seperti gambar percobaan 2 ubah besar sumber dengan 3 v

2. Rangkaian Simulasi [Kembali]

• Percobaan 2A

Gambar 1. Rangkaian Asynchronous Binary Counter Percobaan 2a 

    

• Percobaan 2B

Gambar 2. Rangkaian Asynchronous Binary Counter Percobaan 2b

   

3. Video [Kembali]

Video 1. Rangkaian percobaan Asynchronous Binary Counter Percobaan 2a dan 2b

4. Prinsip Kerja [Kembali]

• Percobaan 2a

pada percobaan 2 menggunakan 2 buah IC yaitu IC 74LS90 dan IC 7493 

IC 74LS90 :

• IC ini adalah counter dekade (0-9) yang bekerja dengan sinyal clock. Setiap kali ada sinyal clock yang masuk ke pin CKA (Clock A), output biner pada QA, QB, QC, dan QD akan bertambah, merepresentasikan angka dalam biner.
• IC 74LS90 akan menghasilkan nilai biner dari 0000 hingga 1001 (0-9) pada output QA hingga QD, yang kemudian akan diteruskan ke input rangkaian berikutnya atau langsung ke 7-segmen.
• Ketika kedua pin reset, yaitu R0(1) dan R0(2), berlogika 1(high), IC counter akan langsung mereset hitungan yang ada pada outputnya (QA, QB, QC, QD) menjadi 0000 (0 desimal).
• R9(1) dan R9(2) digunakan untuk preset atau mengatur hitungan ke nilai maksimum dari counter dekade ini, yaitu angka 9 (1001 dalam biner).

IC 7493 :

• IC ini adalah counter biner yang berfungsi untuk menghitung dalam mode biner dari 0000 hingga 1111 (0-15) pada pin QA hingga QD.
• Sinyal clock dari IC 74LS90 akan diteruskan ke IC ini, sehingga rangkaian bisa menghitung lebih dari 9, seperti menghitung dalam mode biner 4-bit penuh dari 0 hingga 15.

• Ketika kedua pin reset, yaitu R0(1) dan R0(2), berlogika 1(high), IC counter akan langsung mereset hitungan yang ada pada outputnya (QA, QB, QC, QD) menjadi 0000 (0 desimal).

Pada rangkaian ini, sinyal clock tidak diberikan secara serentak ke setiap flip-flop dalam IC counter. Sebagai gantinya, output dari satu stage (seperti QA dari IC pertama, 74LS90) digunakan sebagai input clock untuk stage berikutnya (seperti clock pada IC 7493).

 

• Percobaan 2b

pada rangkaian 2a hampir sama dengan rangkaian 2b yang mana perbedaanya terdapat pada nilai input CKB yang pada percobaan 2a dihubungkan ke generator clock dan di percobaan 2b dihubungkan ke Q0(IC 74LS90) dan QA(IC 7493)

IC 74LS90 :

Ketika Q0 terhubung ke CKB, setiap kali Q0 berubah dari 1 kembali ke 0 (saat bit QA telah mencapai hitungan 1 penuh), sinyal tersebut akan diinterpretasikan oleh CKB sebagai sinyal clock untuk memulai hitungan berikutnya di bagian counter puluhan (atau puluhan BCD).

IC 7493 : 

• CKB Ini memungkinkan sinyal pada D0 untuk mengontrol atau memengaruhi hitungan di counter puluhan.
• Ketika sinyal pada D0 berubah (misalnya, berubah dari rendah ke tinggi), maka CKB akan merespons dan menyebabkan perubahan pada counter puluhan, mengakibatkan perubahan pada output QA hingga QD dari IC 7493 (yang menghitung bagian puluhan).

5. Link Download [Kembali]

HTML

Rangkaian Proteus a

Rangkaian Proteus b