LAPRAK MODUL 3 PERCOBAAN 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Download File  

1. Jurnal[Kembali]

2. Alat dan Bahan[Kembali]

1.  Panel DL 2203C 
2.  Panel DL 2203D 
3.  Panel DL 2203S

      4. Jumper

3. Rangkaian Simulasi[Kembali]

4. Prinsip Kerja Rangkaian[Kembali]

Pada percobaan 1 digunakan Asynchronous Binary Counter 4 bit dengan 4 buah J-K flip flop. Jika input T- flip flop (input J dan K yang disatukan) pada JK flip flop dihubung ke  power, maka output IC akan mengalami kondisi toogle. Tetapi, jika JK flip flop input clock yang dihubungkan clock maka output toogle pada masing-masing IC akan berubah sesuai dengan keadaan  aktifnya, yaitu aktif saat fall time.

Pada rangkaian ini, clock hanya dihubungkan pada flip flop pertama, sehingga saat flip flop dihubungkan ke power dimana dia bersifat rise time, maka untuk output yang dihasilkan adalah mulai dari 0. Ini juga berlaku pada JK flip flop selanutnya, dimana untuk output yang dihasilkan dimulai dari 0. Dengan demikian, dapat disimpulkan bahwa pada awalnya untuk  output percobaan dimulai dari nol.

Jika clock dalam kondisi fall time, maka output flip flop pertama akan berubah outputnya menjadi 1, sedangkan pada flip flop kedua tidak terpengaruh apapun karena input clock kedua diperoleh dari output flip flop pertama. Akibatnya, clock flip flop kedua dalam kondisi rise time sehingga outputnya adalah 0. Begitupun seterusnya pada ke tiga dan ke empat sehingga diperoleh outputnya secara bergiliran dan bergantian mengalami kenaikan atau penurunan pada outputnya.

5. Video Rangkaian[Kembali]

Video Percobaan

6. Analisa[Kembali]

Percobaan 1 

7. Download File[Kembali]

1. Download video rangkaian Nonton 

2. Download datasheet gerbang J-K Flip-Flop Unduh

3. Download datasheet gerbang  D Flip-Flop Unduh

4. Download datasheet switch Unduh

5. Download datasheet logicprobe Unduh